特征

●两个独立的12位125 MSPS ADC

●信道间隔离度>80 dB

●包括交流耦合信号调节

●增益平坦度高达奈奎斯特，<0.1 dB

●输入VSWR 1.1:1至奈奎斯特

●80dB无杂散动态范围

●3.3 V或5 V CMOS兼容输出电平

●每通道1.5 W

●单端或差分输入

●350 MHz输入带宽

应用

●无线和有线宽带通信

●基站和“零中频”或直接中频采样子系统

●无线本地环路（WLL）

●本地多点分发服务（LMDS）

●雷达和卫星子系统

产品说明

AD10226提供两个完整的ADC通道，具有模块内信号调节功能，可提高动态性能。每个宽动态范围ADC都有一个变压器耦合的前端，用于直接中频采样。AD10226具有片上跟踪和保持电路，并利用创新的架构来实现12位、125 MSPS的性能。AD10226采用创新的高密度电路设计，实现了卓越的性能，同时仍保持了出色的隔离性能，并节省了电路板面积。

AD10226使用5.0 V模拟电源和3.3 V数字电源。每个通道都是完全独立的，允许使用独立的ENCODE和模拟输入进行操作。AD10226采用35平方毫米385引脚BGA封装。

产品亮点

1.保证采样率为125 MSPS

2.输入信号调节包括全功率带宽至350 MHz

3.业界领先的中频采样性能

应用注释

工作原理

AD10226是一款采用开关电容架构的高动态范围双12位125 MHz子范围流水线转换器。模拟输入部分使用AINA2/B2，电压为1.84 V p-p，输入阻抗为50Ω。模拟输入包括anac耦合的宽带1:1变压器，可提供高动态范围和信噪比，同时保持VSWR和增益平坦度。ADC包括一个高带宽线性跟踪/保持，可提供高达甚至超过奈奎斯特速率的出色杂散性能。高带宽跟踪/保持具有0.25 ps rms的低抖动，从而带来出色的信噪比和SFDR性能。建议使用交流耦合差分PECL/ECL编码输入，以获得最佳性能。

使用AD10226

ENCODE输入

任何高速A/D转换器对用户提供的采样时钟的质量都极其敏感。跟踪/保持电路本质上是一个混频器，时钟上的任何噪声、失真或定时抖动都会在A/Doutput处与所需信号相结合。因此，在设计AD10226的ENCODE输入时非常谨慎，建议用户对时钟源给予相应的考虑。

单片转换器具有一个内部时钟占空比稳定电路，该电路锁定到ENCODE的上升沿（如果以差分方式驱动，则锁定到ENCCODE的下降沿），并在内部优化时序。这允许在输入端实现宽范围的输入占空比，而不会降低性能。输入上升沿的抖动仍然是人们最关心的问题，内部稳定电路并没有减少抖动。此电路始终处于打开状态，用户无法禁用。

ENCODE和ENCODE输入内部偏置为3.75V（标称），支持差分或单端信号。为了获得最佳的动态性能，建议使用差分信号。如下图所示，在电路中使用MC10EL16直接驱动编码输入可以获得良好的性能。

2.png

通常，最干净的时钟源是产生纯单端正弦波的晶体振荡器。在这种配置中，或者使用任何大致对称的单端时钟源，信号可以交流耦合到ENCODE输入端。

每个输入端接地的10 kΩ电阻器与内部偏置电阻器并联，将共模电压设置为约2.5 V，允许输入端的最大摆动。ENCODE输入应通过电容器绕过接地以降低噪声。这确保了内部偏置电压以端码信号为中心（下图）。为了获得最佳的动态性能，ENCODE和ENCODE的阻抗应该匹配。

3.png

下图显示了AD10226时钟的另一种优选方法。使用RF变压器将时钟源（低抖动）从单端转换为差分。变压器二次侧的背靠背肖特基二极管将时钟偏移到AD10226的约0.8 V p-p差分。这有助于防止时钟的大电压摆动通过AD9433的其他部分，并限制ENCODE输入的噪声。如果适当的限位电阻（通常为100Ω）与初级串联，则可以使用晶体时钟振荡器来驱动RF变压器。

4.png

ENCODE电压电平定义

驱动ENCODE和ENCODEn差模的电压电平定义如下图所示。

5.png

模拟量输入点

模拟输入是一个单端交流耦合高性能1:1变压器，输入阻抗为50Ω至350 MHz。标称满量程输入为1.87 V p-p。

AD10226的模拟输入部分的设计特别小心，以防止输入过载时数据损坏和损坏。

SFDR优化

SFDR MODE引脚启用（SFDR MODE=1）一个专有电路，可以提高AD10226的无杂散动态范围（SFDR）性能。它在系统的动态范围受到ADC传递函数非线性引起的离散杂散频率内容限制的应用中非常有用。

启用此电路将为电路提供动态传递函数，这意味着两个相邻输出码之间的电压阈值可能会随着时钟周期的变化而变化。在提高杂散频率含量的同时，传递函数的这种动态方面可能不适合转换器的某些时域应用。将SFDR模式引脚接地将禁用此功能。数据表的典型性能特征部分说明了转换器线性度的改善及其对无杂散动态范围的影响。

数字输出

数字输出为3.3V（2.7V至3.6V）TTL/CMOS兼容，功耗更低。输出数据格式可通过数据格式选择（DFS）CMOS输入进行选择。DFS=1选择偏移二进制编码；DFS=0选择Two的补码。

电压参考

AD10226（VREFOUT）中设计了一个稳定准确的2.5 V电压基准。不需要外部电压参考。

定时

AD10226提供带10个流水线的锁存数据输出。数据输出在ENCODE命令上升沿后一个传播延迟（tPD）可用。应尽量减少输出数据线的长度和施加在其上的负载，以减少AD10226内的瞬态；这些瞬态会降低转换器的动态性能。

AD10226的最低保证转换率为10 MSPS。当内部时钟速率低于10 MSPS时，动态性能可能会下降。因此，应避免输入时钟频率低于10MHz。

接地和去耦

模拟和数字接地

在任何高速、高分辨率的系统中，正确的接地都是必不可少的。建议使用多层印刷电路板（PCB）来提供最佳的接地和电源方案。地面和电源平面的使用具有明显的优势：

1.信号及其返回路径所包含的环路面积的最小化。

2.最小化与接地和电源路径相关的阻抗。

3.由电源板、PCB绝缘和接地平面形成的固有分布式电容器。

这些特性既减少了电磁干扰（EMI），又全面提高了性能。

设计一种防止噪声耦合到输入信号的布局非常重要。数字信号不应与输入信号迹线并行运行，应远离输入输出电路。PCB应有一个接地平面，覆盖电路板组件侧的所有未使用部分，以提供低阻抗路径并管理电源和接地电流。应将接地平面从输入引脚附近的区域移除，以减少杂散电容。

焊料回流曲线

AD10226的焊料回流曲线如下图所示。

6.png

布局信息

评估板的示意图（图7a-7d）代表了AD10226的典型实现。AD10226的引脚非常简单，便于使用和实现高频/高分辨率设计实践。建议使用高质量的陶瓷芯片电容器，将每个电源引脚直接在设备处接地。所有电容器都可以是标准的高品质陶瓷片式电容器。

放置数字输出运行时应小心。由于数字输出具有如此高的转换速率，因此应尽量减少数字输出上的电容性负载。数字输出的电路迹线应保持较短，并直接连接到接收门。内部电路通过电阻网络缓冲AD9433 ADC的输出，以消除将设备与接收门外部隔离的需要。

评估板

AD10226评估板（图7a-7d）旨在为AD10226模数转换器的评估提供最佳性能。该董事会涵盖了确保评估AD10226的最高性能水平所需的一切。该板需要模拟输入信号、ENCODElock和电源输入。时钟在板上缓冲，为锁存器提供时钟。数字输出和输出时钟可在标准40针接头J1和J2上获得。模拟电源引脚的电源通过香蕉插孔连接。模拟电源为AD10226的相关组件和模拟部分供电。AD10226的数字输出也通过3.3V的香蕉插孔供电。