特征

●单电源：2.7V至5V

●8通道单端或4通道差分输入

●转换率高达200kHz

●±1 LSB最大INL和DNL

●无缺失代码

●72dB信噪比

●串行接口

●20导联QSOP和20导联SSOP封装

●MAX147的备用电源

应用

●数据采集

●测试和测量

●工业过程控制

●个人数字助理

●电池供电系统

说明

ADS7844是一个8通道、12位采样模数转换器（ADC），具有同步串行接口。在200kHz的吞吐量和+5V的电源下，典型的功耗为3mW。参考电压（VREF）可以在100mV和VCC之间变化，提供0V到VREF的相应输入电压范围。该器件包括一种降压模式，可将功耗降低到1µW以下。ADS7844可确保低至2.7V的运行。

低功耗、高速和板载多路复用器使ADS7844成为个人数字助理、便携式多通道数据记录器和测量设备等电池供电系统的理想选择。串行接口还为远程数据采集提供了低成本隔离。ADS7844提供20导联QSOP封装和MAX147等效的20导联SSOP封装，可确保在-40°C至+85°C的温度范围内运行。

工作原理

ADS7844是一款经典的逐次逼近寄存器（SAR）模数（a/D）转换器。该架构基于电容再分配，固有地包括采样/保持功能。该转换器采用0.6µs CMOS工艺制造。

ADS7844设备需要外部参考和外部时钟。它的工作电压为2.7V至5.25V。外部参考可以是100mV和+VCC之间的任何电压。参考电压的值直接设置在转换器的输入范围内。平均参考输入电流取决于ADS7844的转换率。

转换器的模拟输入是差分的，并通过八通道多路复用器提供。输入可以参考COM引脚（通常为地）上的电压提供，也可以通过使用四个输入通道（CH0-CH7）进行差分提供。可通过数字接口选择特定配置。

模拟输入

转换器的差分输入是通过参考COMpin的八个输入之一或八个输入中的四个来推导的。表I和表II显示了A2、A1、A0和SGL/DIF控制位与模拟多路复用器配置之间的关系。当转换器进入保持模式时，+IN和-IN输入之间的电压差在内部电容器阵列上捕获。-IN输入上的电压限制在-0.2V和1.25V之间，允许输入拒绝+IN和-IN输入共用的小信号。+IN输入的范围为-0.2V至+VCC+0.2V。

模拟输入上的输入电流取决于设备的转换速率。在采样期间，电源必须对内部采样电容器充电（通常为25pF）。电容器完全充电后，不再有输入电流。从模拟源到转换器的电荷转移速率是转换速率的函数。

参考输入

外部参考设置模拟输入范围。ADS7844将在100mV至+VCC的参考范围内运行。请记住，模拟输入是+in输入和-in输入之间的差值。例如，在单端模式下，1.25V参考，COM引脚接地，所选输入通道（CH0-CH7）将正确数字化0V至1.25V范围内的信号。如果COM引脚连接到0.5V，则所选通道的输入范围为0.5V至1.75V。

参考输入及其宽电压范围有几个关键项目。随着参考电压的降低，每个数字输出码的模拟电压权重也降低了。这通常被称为LSB（最低有效位）大小，等于参考电压除以4096。随着参考电压的降低，A/D转换器中固有的任何偏移或增益误差在LSB大小方面都会增加。例如，如果一个转换器的偏移量是2个参考电压为2.5V的LSB，那么它通常是10个参考电压在0.5V的LSB。在每种情况下，设备的实际偏移都是相同的，为1.22mV。

同样，数字化输出的噪声或不确定性将随着LSB大小的减小而增加。参考电压为100mV时，LSB大小为24µV。该水平低于设备的内部噪声。因此，数字输出码将不稳定，并在平均值附近变化一定数量的LSB。输出码的分布将变得模糊，通过简单地平均连续转换结果或应用数字滤波器可以降低噪声。

对于较低的参考电压，应注意提供干净的布局，包括足够的旁路、干净的（低噪声、低纹波）电源、低噪声参考和低噪声输入信号。由于LSB尺寸较低，转换器对附近的数字信号和电磁干扰也更敏感。

进入VREF输入的电压没有缓冲，直接驱动ADS7844的电容器数模转换器（CDAC）部分。通常，输入电流为13µA，参考电压为2.5V。该值将根据转换结果而变化微安。参考电流随着转换率和参考电压的增加而直接减小。由于参考的电流是在每个比特决策中消耗的，因此在给定的转换周期内更快地对转换器进行计时不会减少参考的总电流消耗。

数字接口

假设数字信号的来源是具有基本串行接口的微控制器或数字信号处理器（请注意，数字输入的过压容限高达5.5V，与+VCC无关）。处理器和转换器之间的每个通信都有八个时钟周期。一个完整的转换可以通过三个串行通信完成，DCLK输入上总共24个时钟周期。

前八个时钟周期用于通过DIN引脚提供控制字节。当转换器有足够的关于以下转换的信息来适当地设置输入多路复用器时，它将进入采集（采样）模式。再过三个时钟周期后，控制字节完成，转换器进入转换模式。此时，输入采样/保持进入保持模式。接下来的十二个时钟周期完成了实际的模数转换。转换结果的最后一位需要第十三个时钟周期。完成最后一个字节还需要三个时钟周期（DOUT将为低）。这些将被转换器忽略。

控制字节

第一个位，即“S”位，必须始终为高，表示控制字节的开始。ADS7844将忽略DIN引脚上的输入，直到检测到起始位。接下来的三个位（A2-A0）选择输入多路复用器的一个或多个活动输入通道。

SGL/DIF位控制多路复用器输入模式：单端（高）或差分（低）。在单端模式下，所选输入通道参考COMpin。在差分模式下，两个选定的输入提供差分输入。最后两位（PD1-PD0）选择断电模式，如表V所示。如果两个输入都为高，则设备始终通电。如果两个输入都为低，则设备在转换之间进入断电模式。当启动新的转换时，设备将立即恢复正常运行——无需延迟即可使设备通电，并且第一次转换将生效。

每次转换16个时钟

用于转换n+1的控制位可以与转换'n'重叠，以允许每16个时钟周期进行一次转换。此图还显示了处理器和转换器之间每个字节传输之间与其他串行外围设备发生的可能串行通信。只要每次转换在启动后1.6毫秒内完成，这是可能的。否则，在输入采样/保持上捕获的信号可能会下降到足以影响转换结果。此外，ADS7844在进行其他串行通信时已完全通电。

每次转换15个时钟

这种方法不适用于大多数微控制器和数字信号处理器的串行接口，因为它们通常无法为每次串行传输提供15个时钟周期。然而，这种方法可以用于现场可编程门阵列（FPGA）或专用集成电路（ASIC）。请注意，这有效地提高了转换器的最大转换率，使其超过了规格表中给出的值，规格表假设每次转换16个时钟周期。

数据格式

ADS7844输出数据采用的直接二进制格式。此图显示了给定输入电压的理想输出代码，不包括偏移、增益或噪声的影响。

功率耗散

ADS7844有三种电源模式：全功率（PD1-PD0=11B）、自动断电（PD1-PD0=00B）和关机（SHDN LOW）。这些模式的影响取决于ADS7844的操作方式。例如，在全转换率和每次转换16个时钟的情况下，全功率模式和自动断电之间几乎没有区别。同样，如果设备已进入自动断电状态，关机（SHDN LOW）不会降低功耗。

当全速运行且每次转换16个时钟时，ADS7844的大部分时间都在进行采集或转换。假设此模式处于活动状态，自动断电的时间很短。因此，全功率模式和自动断电之间的差异可以忽略不计。如果通过简单地降低DCLK输入的频率来降低转换率，则这两个模式仍然大致相等。然而，如果DCLK频率在转换过程中保持在最大速率，但转换的频率很低，那么两种模式之间的差异就会很大。图8显示了降低DCLK频率（“缩放”DCLK以匹配转换率）或将DCLK保持在最高频率与减少每秒转换次数之间的区别。在后一种情况下，转换器在断电模式下的时间百分比越来越大（假设自动断电模式处于活动状态）。

如果DCLK处于活动状态，CS处于低电平，而ADS7844处于断电模式，则设备将继续消耗数字逻辑中的部分功率。通过保持CS高电平，可以将功率降至最低。

在自动掉电模式下操作ADS7844将导致最低的功耗，并且在上电时没有转换时间“惩罚”。第一次转换将有效。SHDN可用于强制中间断电。

布局

为了获得最佳性能，应注意ADS7844电路的物理布局。如果参考电压低和/或转换率高，则尤其如此。

基本的SAR架构对电源、参考、接地连接和数字输入上的故障或突变很敏感，这些故障或突变发生在锁定模拟比较器的输出之前。因此，在n位SAR转换器的任何单次转换过程中，都有n个“窗口”，其中较大的外部瞬态电压很容易影响转换结果。这种故障可能源于开关电源、附近的数字逻辑和高功率设备。数字输出的误差程度取决于参考电压、布局和外部事件的精确定时。如果外部事件相对于DCLK输入随时间变化，则错误可能会发生变化。

考虑到这一点，ADS7844的电源应该是干净的，并且应该绕过。0.1µF陶瓷旁路电容器应尽可能靠近设备放置。此外，可以使用1µF至10µF的电容器和5Ω或10 8486》串联电阻器对有噪声的电源进行低通滤波。

同样，应使用0.1µF电容器绕过参考。同样，串联电阻器和大电容器可用于对参考电压进行低通滤波。如果参考电压来自运算放大器，请确保它可以驱动旁路电容器而不会振荡（在这种情况下，串联电阻器可以提供帮助）。ADS7844平均从参考中汲取的电流很小，但在短时间内（转换期间DCLK的每个上升沿）对参考电路提出了更高的要求。

ADS7844架构对参考输入的噪声或电压变化没有固有的抑制作用。当参考输入连接到电源时，这尤其令人担忧。电源的任何噪音和波纹都会直接出现在数字结果中。虽然高频噪声可以如前一段所述被滤除，但由于线路频率（50Hz或60Hz）引起的电压变化可能很难消除。

GND引脚应连接到干净的接地点。在许多情况下，这将是“模拟”接地。避免连接过于靠近微控制器或数字信号处理器的接地点。如果需要，直接从转换器到电源测试点进行搁浅跟踪。理想的布局将包括一个专用于转换器和相关模拟电路的模拟接地平面。GND引脚应连接到干净的接地点。在许多情况下，这将是“模拟”接地。避免连接过于靠近微控制器或数字信号处理器的接地点。如果需要，直接从转换器到电源测试点进行搁浅跟踪。理想的布局将包括一个专用于转换器和相关模拟电路的模拟接地平面。