在Wally看来，由于硬件成为信任问题的根源，设计者正面临来自三个安全层面的困扰：1. 旁路攻击(Side-Channel Attacks)；2. 供应链的安全管理机制；3. 芯片内部逻辑单元的硬件木马(Hardware Trojans)侦测能力。因此，在今后的芯片设计和验证过程中，EDA将会更多扮演“解决方案核心”的角色。也就是说，传统的EDA工具是先设计，然后验证芯片是否能够实现预期的功能，然而为了创建更安全的硅芯片，需要我们的验证环节确保芯片不要做那些用户不期望做的事情。

数据显示，目前平均每颗SoC使用超过80个IP核，超过70%的IP核是复用的，这其中又有1/4的复用IP是外部开发的，这就使得每一个IP都有可能成为黑客攻击的对象，造成安全隐患。“半导体行业正处于硅安全意识的初级阶段，随着未来事态的发展，硅安全会带来巨大的商机。”Mentor认为，EDA厂商未来的使命，将是通过层层把关IP和逻辑安全，防止未经验证及授权的芯片流入市面，让制造商能全面掌握设计问题，来确保物联网应用的安全。

“硬件木马”的检测和预防被Wally列为第一位的安全问题。所谓“硬件木马”，是指无良硬件在芯片设计与制造阶段被恶意植入，有可能是未被信任的内核(设计阶段)、未被信任的FAB、以及随后而来的触发(特定日期/时间、特定信号)等，采用死亡开关(Kill Switch)导致系统崩溃，或是留下系统后门(Backdoor)导致数据泄露都是常见攻击手段。

但另一方面，“硬件木马”侦测起来又相当困难。原因之一来自当前芯片和系统前所未有的设计规模和复杂度，动辄数十亿级逻辑门电路和纳米级器件让传统的物理检测手段相形见绌，而由此衍生出来的昂贵的测试时间也容易让人产生疏忽，因为大家都愿意去验证那些已知的、熟悉的功能，那些看起来很正常的木马电路如果不是在特定时间点爆发，人们很少，也很难去了解和测试。

Wally认为，IC设计流程中有三个阶段是极易被植入木马的，分别是：1. 在RTL Coding与功能验证(Functional Verification)阶段之间植入第三方IP和复用代码；2. 在逻辑综合(Logic Synthesis)与门级仿真(Gate Level Simulation)之间植入复杂的第三方脚本；3. 布局布线(Place & Route)与版图验证(Layout Verification)阶段植入物理IP，尤其需要引起设计者的警觉。

“旁路攻击”则是另一种新型IC攻击方式，对象包括智能手机、电子护照、数字娱乐系统、以及智能卡等，攻击者通常采用功耗分析(SPA/CPA/DPA)、电磁分析(EMA)和注入攻击(Injection Attacks)等方式。“在应对旁路攻击时，我们不需要一个完美的对策。就像两个人被一头熊追赶，你不必计算是否跑得过这只熊，只要确保你比对手跑得快就好了，就这么简单。”Wally列举了一个形象的例子。

鉴于此，Wally认为验证正成为整个设计流程中重要性日益突出的一环，而且这一工作已进入3.0时代，也就是软/硬件协同验证时代。“验证0.0时代，我们还处于晶体管时代，驱动力来自LSI发展至VLSI的需求。”他分析说，进入RTL时代后，VHDL和Verilog成为代表性语言，IC性能由MHz级升级至GHz级，器件性能的提升超过10倍，人们开始进入验证1.0时代；随后，验证进入方法学阶段，测试平台自动化程度越来越高，System Verilog成为主角，验证2.0时代宣布到来。而现在，SoC的复杂性改变了一切，越来越多的软件被嵌入到系统中，再加之人们对安全性的日益重视，软/硬件协同验证几乎成为设计者的必选。

为了更专注于硅芯片网络安全研发工作，Mentor甚至还专门成立了一支团队，有望在未来的一年内推出一套完整的物联网嵌入式软件，不但能够帮助芯片和系统厂商对产品的安全防护能力进行仿真和验证，还可同时分析热效应、射频(RF)/电源信号、演算法和架构设计等参数，促进芯片和系统设计更紧密地融合。